开源RISC-V CPU内核设计实践培训班，手把手带你完成一次完整的项目！ |
 课程目标 |
通过本课程的学习，使学员在掌握数字集成电路设计的基本要领，熟悉操作系统和硬件描述语言HDL,熟练使用逻辑综合仿真工具和仿真工具，并学会IC设计公司的团队分工与合作，相当于一年以上的数字电路设计水平和经验。 |
| 培养对象 |
具有IC设计经验的数字电路设计工程师
· 在校电子类专业高年级本科生和研究生
· 有意向进入数字IC设计行业的在职工程师
· 希望掌握开源RISC-V CPU 内核设计方法
1.理工科背景，有志于数字集成电路设计工作的学生和转行人员；
2.需要充电，提升技术水平和熟悉设计流程的在职人员；
3.集成电路设计企业的员工内训。
★ 可以通过培训快速进去进入IC行业的专业：
|
 |
| 就业服务 |
面试笔试题详细讲解
简历打磨
模拟面试
公司内部推荐（部分公司直接安排面试）,秉承16年积累的企业客户合作人脉，2000多家企业和曙海建立了长期人才合作关系，若企业有用人需求，我们可以直接内推。
未来职业规划 |
| 授课方式 |
在线直播授课+服务器登录实训，也可以线下现场培训。
督导老师每天跟踪学习情况，充分调动你的学习激情。
每天有资深的IC老司机带着你学习做项目，
你唯一需要保障的只是时间和坚持。 |
| 教学优势 |
曙海教育的数字集成电路设计课程培养了大批受企业欢迎的工程师。大批企业和曙海
建立了良好的合作关系。曙海教育的数字集成电路设计课程在业内有着响亮的知名度。
本课程，秉承16年积累的教学品质，以IC项目实现为导向,老师将会与您分享数字芯片设计的全流程以及Synopsy和Cadence公司EDA工具的综合使用经验、技巧。
本课程，以实战贯穿始终，让您绝对受益匪浅！ |
| 入学要求 |
学员学习本课程应具备下列基础知识：
◆电路系统的基本概念。 |
| 上课时间 |
| 近开课时间：2024年11月30日......(欢迎您垂询，视教育质量为生命！) |
| 质量保障 |
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。 |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
 |
◆ 本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
◆ 免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
◆ 赠送每个工具用到的流片厂工艺库和技术文件。
◆ 企业化项目管理方案。
|
|
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
| 开源RISC-V CPU内核设计实践培训班，手把手带你完成一次完整的项目！ |
2010年，RISC-V架构在加州大学伯克利分校诞生。凭借其精简、高效的优势迅速得到了学术界的支持。历经近十年的发展，RISC-V架构得到了学术界和工业界的广泛认同，在国内同样受到众多芯片公司的拥戴。今天，硅谷众多的科技公司已经开发出了多款集成RISC-V处理器的产品。伴随着RISC-V生态的日益成熟，未来基于RISC-V的处理器必将广泛应用。
RISC-V CPU设计实践课程是IC设计工程领域的一个高级专题课程，重点介绍开源RISC-V E203 CPU内核微架构设计。课程20%内容介绍计算机体系结构基础理论，70%内容讲解蜂鸟E203 CPU内核设计方法，剩余10%内容简要介绍RISC-V指令架构、高级语言程序开发、编译过程、机器执行原理、微架构设计、RTL实现、仿真测试等相关知识。
本课程将计算机体系结构理论知识与蜂鸟E203 CPU内核工程实践深度融合，力求使学员快速、深入掌握嵌入式CPU内核设计能力，为日后从事大规模SoC设计以及高性能内核设计打下坚实基础。
序号 |
详细内容 |
1 |
CPU 架构简介 |
2 |
CPU开发历史 |
3 |
计算机体系结构一 |
4 |
计算机体系结构二 |
5 |
开源指令集RISC-V ISA1 |
6 |
开源指令集RISC-V ISA2 |
7 |
开源CPU 蜂鸟E203概述 |
8 |
开源CPU 蜂鸟E203 的开发环境 |
9 |
基于E203的 SoC 架构一 |
10 |
基于E203的 SoC 架构二 |
11 |
开源CPU 蜂鸟E203的内核一 |
12 |
开源CPU 蜂鸟E203的内核二 |
13 |
CPU的内核设计：跳转指令（jal / jalr）1 |
14 |
CPU的内核设计：跳转指令（jal / jalr）2 |
15 |
CPU的内核设计：跳转指令（jal / jalr）3 |
16 |
CPU的内核设计：跳转指令（jal / jalr）4 |
17 |
CPU的内核设计：分支指令（beq / bne）1 |
18 |
CPU的内核设计：分支指令（beq / bne）2 |
19 |
CPU的内核设计：分支指令（beq / bne）3 |
20 |
CPU的内核设计：分支指令（beq / bne）4 |
21 |
CPU的内核设计：算数指令（add / addi / lui / auipc）1 |
22 |
CPU的内核设计：算数指令（add / addi / lui / auipc）2 |
23 |
CPU的内核设计：逻辑指令/移位指令（and / not / or / ori / slli）1 |
24 |
CPU的内核设计：逻辑指令/移位指令（and / not / or / ori / slli）2 |
25 |
CPU的内核设计：访存指令（sw / lw）1 |
26 |
CPU的内核设计：访存指令（sw / lw）2 |
27 |
CPU的内核设计：访存指令（sw / lw）3 |
28 |
CPU的内核设计：访存指令（sw / lw）4 |
29 |
CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）1 |
30 |
CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）2 |
31 |
CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）3 |
32 |
CPU的内核设计：CSR指令（csrr / csrs / crw / csrwi）4 |
33 |
CPU的内核设计：乘法指令（mul） |
34 |
CPU的内核设计：除法指令（div） |
35 |
开源RISC-V CPU蜂鸟E203 Summary1 |
36 |
开源RISC-V CPU蜂鸟E203 Summary2 |
37 |
RISC-V 产业发展趋势 |
38 |
RISC-V 蜂鸟E203的FPGA开发板实例 |
|
合作伙伴与授权机构
shuhaipeixun
1299983702
总部李老师
