 集成电路IC设计高级研修培训班 |
| 课程说明 |
本课程讲授基于Synopsys EDA tools构成的ASIC/SOC数字电路前端开发流程，学员通过运用数字逻辑、硬件描述语言完成一个中等规模的专题项目设计，在课程过程中掌握数字集成电路的coding、仿真、综合、静态时序分析、可测性设计、一致性验证等一系列数字电路前端流程中的设计技巧，终使学员达到能独立完成中等规模电路模块的前端设计水平。前端设计当中、验证、优化，，通过多个专题实验帮助学员熟悉模拟设计流程，提升学员分析、设计、优化、测试电路的能力。本课程涵盖模拟设计领域相关技术的核心内容，注重基础知识和实用技巧的讲解。
本课程同时讲授集成电路结构的分析与设计，详细介绍在不同应用指标要求下的多种数字电路模块的设计，以及设计所必须考虑的测试问题，通过课题实践范例和专题制作，让学员掌握数字集成电路的实际设计方法、实用技巧以及成熟的设计经验。本课程包括以下教学模块，分别是：
前端设计实用技术，内容包含CMOS模拟电路工艺与器件模型分析，版图基本知识，学习Unix/Linux操作系统及命令，前端设计常用EDA工具的安装、调试及基本使用方法；
前端设计高级技术进阶，内容以业界主流的ARM为实例，可测性设计技术，以及高级技巧的教学； |
| 培训目标 |
| 帮助学员熟悉并掌握典型数字ASIC/SOC芯片前端开发流程和设计技巧，以及相关设计软件的使用，课程结束后学员可积累相当于1年左右的实际工作经验，能够独立完成ASIC/SOC中等模块的设计。 |
| 入学要求 |
有数字电路设计和硬件描述语言的基础或自学过相关课程。 |
| 班级规模及环境--热线:4008699035 手机:15921673576( 微信同号) |
|
为了保证培训效果，增加互动环节，我们坚持小班授课，每期报名人数限3人，多余人员安排到下一期进行。 |
| 上课时间 |
| 近开课时间：2024年11月30日......(欢迎您垂询，视教育质量为生命！) |
| 学费、班级规模、时长和学费(学费包含价值1万元的完全属于自己永久使用的服务器，该服务器已经包含芯片设计软件、工艺技术库和项目案例，软件可帮助你安装在自己电脑上) |
| ★培训时长：3个月（周末上课） ★班级规模：3到5人 |
| 实验设备 |
☆注重质量
☆边讲边练
☆合格学员免费推荐工作
专注高端培训17年，曙海提供的课程得到本行业的广泛认可，学员的能力
得到大家的认同，受到用人单位的广泛赞誉。
★实验设备请点击这儿查看★ |
| 师资团队 |
【赵老师】
大规模集成电路设计专家，10多年超大规模电路SOC芯片设计和版图设计经验，参与过DSP、GPU、DTV、WIFI、手机芯片、物联网芯片等芯片的研发。精通CMOS工艺流程、版图设计和布局布线，精通SOC芯片
设计和版图设计的各种EDA工具（如：DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura），具有丰富的SOC芯片设计、验证、DFT、PD、流片经验。
熟练掌握版图设计规则并进行验证及修改；熟练掌握Unix/Linux操作系统；熟悉CMOS设计规则、物理设计以及芯片的生产流程与封装。
【王老师】
资深IC工程师，十几年集成电路IC设计经验，精通chip的规划、数字layout、analog layout和特殊电路layout。先后主持和参与了近三百颗CHIP的设计与版图Layout工作,含MCU芯片、DSP芯片、LED芯片、视频芯片、GPU芯片、通信芯片、LCD芯片、网络芯片、手机芯片等等。
从事过DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多种制程analog&digital的电路IC设计，
熟练掌握1.8V，3.3V,5V,18V,25V，40V等各种高低压混合电路的IC设计。
【张老师】
从事数字集成电路设计10余年，精通CMOS工艺流程、版图设计和布局布线，精通VERILOG,VHDL语言，
擅长芯片前端设计和复杂项目实施的规划管理，其领导开发的芯片已成功应用于数个国际知名芯片厂商之产品中。丰富的芯片开发经验，对于现今主流工艺下的同步数字芯片设计技术和流程有良好把握。长期专注于内存控制器等产品的研发，拥有数颗规模超过百万门的数字芯片成功流片经验.
★更多师资力量请见曙海师资团队。 |
| 新优惠 |
|
◆在读学生凭学生证，可优惠500元。 |
| 质量保障 |
1、培训过程中，如有部分内容理解不透或消化不好，可免费在以后培训班中重听；
2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
3、培训合格学员可享受免费推荐就业机会。 |
本课程实战演练使用Synopsys公司的DC,PT等工具，
和Cadence公司的Encounter,Virtuoso等工具，多工具联合从头至尾强化练习整个芯片的生成过程，强调实战，实战，还是实战！
免费、无保留赠送，教学过程中使用的Synopsys公司和Cadence公司的全套工具和安装方法，而且还赠送已经在VMware Linux下安装好的Synopsys公司和Cadence公司的全套工具（这套工具非常珍贵，费了老师很多心血才全部安装好），让您随时随地，打开电脑就能进行芯片的设计和练习！
|
|
| 集成电路IC设计高级研修培训班 |
| |
第一阶段 |
1、IC前端设计详细流程介绍
以汽车油箱油量检测器的开发为例，演示和介绍IC芯片前端，从产品分析、功能划分到芯片综合、形式验证以及静态时序分析的详细开发流程。
2、Unix基本应用
讲述Unix的基本文件目录结构、文件编译器、常用命令，以及项目的database结构和版本管理基础。
3、代码编写及仿真技巧
系统介绍verilog语法规范、语言与电路实现之关系，以及RTL仿真技术、RTL代码编写技巧、控制单元和数据通路单元的实现技巧、基于Verilog语言的测试编码技巧，功能验证及Testbench搭建的技巧。
4、综合技术
讲述综合基础、组合电路与时序电路、基于TCL的综合流程、综合策略、设计环境和设计约束的制定、综合优化的技巧、实现优化结果的可综合代码编写技术等。
5、可测试设计技术
基于Synopsys DFT compiler的DFT技术，介绍可测性设计技术、组合电路和时序电路的测试方法、基于TCL的DFT设计实现的基本流程。
6、静态时序分析技术
基于Synopsys PT的静态时序分析技术，介绍静态时序分析、基于TCL技术的处理过程和常用的时序分析方法。
7、一致性验证技术介绍
介绍一致性验证技术，使学员了解基于Synopsys Formality 的一致性验证方法。
8、ARM控制器专题项目
项目实践：
本课程专题实验是构造一个8位CPU（8051）的外部Cache控制器，用于实现CPU通过LPC协议(Intel的一种主板总线协议)访问外部LPC FW Hub(Burst访问)的执行程序。本项目包括CPU core接口模块,控制状态寄存器模块,two-way组相联的cache控制模块,SRAM控制模块,LPC 接口模块。学员可以从中学习如何从IP,标准接口spec和Cache算法入手，进行项目的Architecture设计，完成模块划分，设计spec和RTL代码，建立仿真计划和仿真环境，完成整个项目的功能仿真到综合、STA，以及一致性验证,实现一个较完整的SOC设计流程。设计规模在万门级。在0.25um工艺库下，频率不小于100MHz。
|
第二阶段 集成电路(IC)电磁兼容设计 |
一、集成电路EMC技术概论
1.1、何谓集成电路EMC设计
1.2、集成电路EMC标准与规范
1.3、EMC的效费比-EMC介入时间与成本的关系
1.4、电磁兼容设计与抗电磁骚扰的区别
1.5、集成电路的EMC设计管理
二、IC版图设计中的EMC/EMI问题
2.1、版图设计
2.2、版图举例: ?I噪声电流/瞬态负载电流/?I噪声电压
2,3、版图举例: 差模骚扰/共模骚扰
2.4、版图举例: 传导骚扰耦合
2.5、版图举例: 共阻抗骚扰耦合
2.6、版图举例: 共电源阻抗耦合
2.7、版图举例: 感应骚扰耦合/串扰
2.8、版图举例: 辐射骚扰耦合/非闭合载流电路/闭合载流电路
2.9、版图举例: 敏感度特性/耦合途径
三、IC版图EMC设计
3.1、减小版图互连线路走线的阻抗
3.2、版图布局和布线的准则：
1)、低频布线取短距离(小电阻)；
2)、高频布线取小环路面积(小阻抗);
3)、布局与不兼容分割
3.3、版图中电源网格/地线网格,电源总线/信号总线和接地设计准则
3.4、层次化结构和多金属层设计与应用/金属距离和密度
1)、层叠设计,层数和大小的选择
2)、2W原则
3)、传输延迟和特性阻抗及阻抗匹配
4)、信号完整性的含义
5)、信号完整性问题
6)、IC设计中的串扰
四、IC地线设计
4.1、接地系统
4.2、IC中的接地
五、IC中的屏蔽设计
5.1、屏蔽材料与厚度的选择和屏蔽效能的计算
5.2、IC中的屏蔽
六、滤波设计
6.1、滤波器的种类
6.2、如何选择滤波器的网络结构
6.3、如何计算滤波器的插入损耗与频率特性 |
第三阶段 Calibre
物理验证 |
Calibre 物理验证培训班
Mentor Graphics 的Calibre 是深亚微米物理验证的工业标准，为全球的芯片代工厂广泛使用。本次课程将教会用户在版图验证流程中有效地使用Calibre并能通过版图编辑器成功地分析Calibre
DRC 和LVS的结果，同时还有相应的上机练习课程可加深对Calibre概念和技术的理解，增加Calibre的使用经验。
● 可以学到：
◎ 如何使用Calibre DRC、LVS（flat and hierarchical 两种模式）；
◎ 如何通过Calibre RVE（Results Viewing Environment）和版图编辑器分析DRC和LVS结果，进行查错；
◎ 了解Calibre 规则文件里的各种格式描述，如版图和逻辑图数据的输入格式、DRC和LVS的输出结果、层定义、中间层的产生、DRC
规则检查、LVS 晶体管的识别和连接关系的定义等；
◎ 了解简单的DRC 规则检查，如宽度、间距、包含关系的检查；
◎ 了解一些复杂的DRC 检查，如天线规则、金属密度检查；
◎ 如何做网表对网表的比较、版图对版图的比较；
◎ 定义并定位LVS的相关问题：短路和开路、悬空或孤立的nets、pin swapping、软连接和标示字等问题；
◎ 了解Calibre 与其他EDA工具的接口。
第一部分
1、Introduction to Calibre Interactive（Calibre）
2、Calibre Rules (SVRF) overview
3、Basic DRC concepts
4、Advanced DRC Topics
5、How to build up Connectivity
6、How to handle texts in Calibre rules
8、Lab
第二部分
9、Basic LVS concepts
10、Device Recognition with Calibre
11、Troubleshooting Shorts and Opens
12、Other Calibre Applications (antenna checks, LVL, etc.)
13、Run Calibre in Command Line
14、Lab
|
第五阶段 混合信号测试技术 |
本部分概括了混合信号测试的概念和方法。课程不针对特定的测试设备进行介绍。
培训的目的是介绍混合信号测试系统的组成，采样理论及如何正确的采样模拟信号等，
以及如何用波形发生器为芯片建立模拟信号，如何在具体应用中选用典型的DSP算法。
课程还介绍了如何从采样数据中确立测试方法并与芯片的参数相联系等的具体内容。
|
Topic |
Description |
混合信号测试概述 |
1. 混合信号测试概念
2.混合信号测试机台结构
3. 典型的混合信号测试机台介绍
4. 典型混合信号测试参数介绍 |
混合信号测试理论 |
1. 采样和重建理论
2. 采样定律和混叠现象 |
3. 采样噪声
4. 相关采样定律 |
|
第五阶段 专题强化 |
专题一、综合及DFT/ATPG/BSD
主要讲解：
（1）电路综合的不同方法
（2）DFT的D算法和机制
（3）DC工具推荐的DFT strategy及其具体应用
（4）数模混合电路ATPG的产生方法
（5）基于加入BSD/BIST的ATPG方法
专题二、电路设计中的异步问题
主要讲解跨时钟电路在设计中出现的各种情况，
以及通过实践案例介绍应对处理的方法并介绍跨时钟电路设计中工具检查的方法。
专题三、CDC 检查和 Spyglass
1)Spyglass介绍
2）CDC问题类型
3）Flat/Hierarichal flow using ip_block constraint
3）CDC流
4）CDC调试
专题四、低功耗设计
1、低功耗电路设计要点
2、自动化的低功耗设计方法(upf)
3、电路功耗的分析和评估 |
合作伙伴与授权机构
shuhaipeixun
1299983702
总部李老师